1. 能够搭建DFT Flow，包括Scan Chain insertion，MBIST，ATPG，Boundary Scan，LBIST等;
2. 有丰富的解决DFT问题的经验，可以迅速查找到clock 或 reset 相关DFT 问题的根本原因并提出修改方案;
3. 熟练使用业界通用的DFT 设计工具，比如mentor 或synopsys 流程;
4. 有能力协助测试工程师进行ATE测试，出pattern，解决量产测试相关问题，提升良率;
5. 做过pre-layout 或post-layout 的DFT 仿真，有仿真debug的经验;
6. 熟悉SDC约束，有能力编写DFT MODE约束，指导后端进行timing closure;
7. 熟悉TCL/PERL/PYTHON等语言，有一定脚本能力。

1. 精通DFT流程及DFT覆盖率提高手段；
2. 有28nm以下工艺流片经验；
3. 有车规芯片设计经验优先；
4. 具有良好的前后端合作能力；
5. 工作风格偏向于自我驱动型，认同工程师文化。